Potokowość

Zalety Pipeliningu:

1. Czas cyklu procesora jest zredukowany, co zwiększa przepustowość instrukcji. Pipelining nie skraca czasu potrzebnego do wykonania instrukcji, lecz zwiększa liczbę instrukcji, które mogą być przetwarzane jednocześnie ("na raz") i zmniejsza opóźnienie pomiędzy wykonanymi instrukcjami (zwane "przepustowością").
   Im więcej etapów potoku ma procesor, tym więcej instrukcji może on przetworzyć "na raz" i tym mniejsze jest opóźnienie między ukończonymi instrukcjami. Każdy produkowany obecnie główny
   mikroprocesor ogólnego przeznaczenia wykorzystuje co najmniej 2 etapy potoku do 30 lub 40 etapów.
2. W przypadku zastosowania pipelingu, jednostka CPU Arithmetic logic może być zaprojektowana szybciej, ale będzie bardziej złożona.
3. Pipelining w teorii zwiększa wydajność w stosunku do nie zmontowanego rdzenia o współczynnik liczby etapów (zakładając, że częstotliwość zegara również wzrasta o ten sam współczynnik), a kod jest idealny do wykonania rurociągu.
4. Procesory połączone szeregowo zasadniczo pracują z częstotliwością wyższą niż częstotliwość zegara RAM (od 2008 r. technologie RAM pracują z niskimi częstotliwościami w porównaniu z częstotliwościami procesorów), co zwiększa ogólną wydajność komputerów.

Wady Pipelinga:

Pipelining ma wiele wad, chociaż istnieje wiele technik używanych przez projektantów procesorów i kompilatorów do pokonania większości z nich; poniżej znajduje się lista typowych wad:

1. Konstrukcja procesora niewyposażonego w układ scalony jest prostsza i tańsza w wykonaniu, procesor niewyposażony w układ scalony wykonuje jednocześnie tylko jedną instrukcję. Zapobiega to opóźnieniom w oddziałach (w systemie Pipelining każdy oddział jest opóźniony), jak również problemom związanym z równoczesnym wykonywaniem instrukcji seryjnych.
2. W procesorze potokowym wstawianie klapek między modułami zwiększa opóźnienie instrukcji w porównaniu z procesorem niepotokowym.
3. Procesor niepipelowany będzie miał zdefiniowaną przepustowość instrukcji. Wydajność procesora potokowego jest znacznie trudniejsza do przewidzenia i może się znacznie różnić dla różnych programów.
4. Wiele projektów obejmuje rurociągi o długości 7, 10, 20, 31, a nawet więcej etapów; wadą długiego rurociągu jest to, że gdy program rozgałęzia się, cały rurociąg musi zostać przepłukany (oczyszczony). Większa przepustowość potoków jest mniejsza, gdy wykonywany kod zawiera wiele rozgałęzień: procesor nie może z góry wiedzieć, gdzie odczytać następną instrukcję i musi poczekać na zakończenie instrukcji rozgałęzienia, pozostawiając za sobą potok pusty. Tę wadę można zmniejszyć, przewidując, czy warunkowa instrukcja rozgałęziająca będzie rozgałęziać się na podstawie poprzedniej aktywności. Po rozwiązaniu odgałęzienia, następna instrukcja musi przejść całą drogę przez potok, zanim jej wynik będzie dostępny i procesor wznowi "pracę" ponownie. W takich ekstremalnych przypadkach wydajność procesora potokowego może być gorsza niż procesora niepotokowego.
5. Niestety, nie wszystkie instrukcje są niezależne. W prostym rurociągu, wykonanie instrukcji może wymagać 5 etapów. Aby działać z pełną wydajnością, rurociąg ten będzie musiał wykonać 4 kolejne niezależne instrukcje, podczas gdy pierwsza jest wykonywana. Każda z tych 4 instrukcji może zależeć od wyjścia pierwszej instrukcji, powodując, że logika sterująca potokiem będzie czekać i włożyć do potoku przeciągnięcie lub zmarnowany cykl zegara do momentu rozwiązania zależności. Na szczęście, techniki takie jak spedycja mogą znacznie zmniejszyć liczbę przypadków, w których wymagane jest przeciągnięcie.
6. Samo-modyfikujące się programy mogą nie wykonać się poprawnie na architekturze potokowej, gdy zmodyfikowane instrukcje znajdują się w pobliżu wykonywanych instrukcji. Może to być spowodowane tym, że instrukcje mogą już znajdować się w kolejce Prefetch Input, więc modyfikacja może nie wejść w życie dla nadchodzącego wykonania instrukcji. Skrytki instruktażowe jeszcze bardziej pogłębiają ten problem.
7. Zagrożenia: Kiedy programista (lub kompilator) pisze kod zespołu, zazwyczaj zakłada, że każda instrukcja jest wykonywana przed wykonaniem kolejnej. Gdy założenie to nie jest potwierdzone przez potok, powoduje to, że program zachowuje się niepoprawnie, sytuacja ta jest znana jako zagrożenie. Istnieją
   różne techniki rozwiązywania zagrożeń lub pracy wokół nich, takie jak przekierowywanie i opóźnianie (poprzez wstawianie przeciągnięcia lub zmarnowanego cyklu zegara).

Rurociąg ogólny

Po prawej stronie znajduje się ogólny rurociąg z czterema etapami:

1. Fetch
2. Dekodować
3. Wykonać
4. Pismo zwrotne

Górne szare pole to lista instrukcji oczekujących na wykonanie; dolne szare pole to lista instrukcji, które zostały wykonane, a środkowe białe pole to rurociąg.

Wykonanie jest następujące:

Bańka

W przypadku wystąpienia "czkawki" (przerwania) w wykonaniu, w rurociągu tworzy się "bańka", w której nie dzieje się nic użytecznego. W cyklu 2 pobieranie fioletowej instrukcji jest opóźnione, a etap dekodowania w cyklu 3 zawiera teraz bańkę. Wszystko, co znajduje się za fioletową instrukcją, jest również opóźnione, ale wszystko, co znajduje się przed fioletową instrukcją, jest kontynuowane w trakcie jej wykonywania.

Oczywiście, w porównaniu z powyższą egzekucją, bańka daje całkowity czas wykonania 8 ticków zegara zamiast 7.

Pęcherzyki są jak stragany (opóźnienia), w których nie dzieje się nic użytecznego do pobierania, dekodowania, wykonywania i zapisywania. To jest jak kod NOP (skrót od No OPeration).

Przykład 1

Typową instrukcją dodawania dwóch liczb może być ADD A, B, C, który dodaje wartości znalezione w lokalizacjach pamięci A i B, a następnie umieszcza wynik w lokalizacji pamięci C. W procesorze potokowym kontroler potoku rozbiłby to na szereg zadań podobnych do tych, które wykonuje:

Lokalizacje "R1" i "R2" są rejestrami w CPU. Wartości przechowywane w lokalizacjach pamięci oznaczonych "A" i "B" są ładowane (kopiowane) do tych rejestrów, a następnie dodawane, a wynik jest przechowywany w lokalizacji pamięci oznaczonej "C".

W tym przykładzie rurociąg jest trzystopniowym, długim ładunkiem, wykonaniem i składowaniem. Każdy z tych etapów nazywany jest etapem rurociągu.

W przypadku procesora niewyposażonego w sterownik, tylko jeden etap może pracować jednocześnie, więc cała instrukcja musi zostać ukończona przed rozpoczęciem następnej. W przypadku procesora wyposażonego w układ potokowy, wszystkie etapy mogą pracować jednocześnie nad różnymi instrukcjami. Tak więc kiedy ta instrukcja jest na etapie wykonywania, druga instrukcja będzie na etapie dekodowania, a trzecia instrukcja będzie na etapie pobierania.

Przykład 2

Aby lepiej zrozumieć tę koncepcję, możemy przyjrzeć się teoretycznemu 3-stopniowemu rurociągowi:

i pseudokodową listę zespołów do wykonania:

W ten sposób zostałby wykonany:

Instrukcja LOAD jest pobierana z pamięci.

Instrukcja LOAD jest wykonywana, natomiast instrukcja MOVE jest pobierana z pamięci.

Instrukcja LOAD znajduje się w fazie Store, gdzie jej wynik (liczba 40) zostanie zapisany w rejestrze A. W międzyczasie realizowana jest instrukcja MOVE. Ponieważ musi ona przenieść zawartość A do B, musi czekać na zakończenie instrukcji LOAD.

Załadowana zostaje instrukcja STORE, natomiast zakończona zostaje instrukcja MOVE i następuje obliczenie ADD.

I tak dalej. Zauważ, że czasami instrukcja będzie zależała od wyniku innego (jak na przykład nasz przykład MOVE). Kiedy więcej niż jedna instrukcja odwołuje się do konkretnego miejsca dla operandu, albo odczytuje go (jako wejście) albo zapisuje (jako wyjście), wykonanie tych instrukcji w innej kolejności niż oryginalna kolejność programu może prowadzić do sytuacji zagrożenia (wymienionej powyżej).

• Rurociąg (obliczanie)
• Obliczenia równoległe
• Równoległość na poziomie instrukcji